### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF YOSHIAKI MATSUURA, ET AL.

FOR: METHOD FOR DARKENING PIXEL



### **CLAIM FOR PRIORITY**

The Assistant Commissioner for Patents and Trademarks Washington, D.C. 20231

Dear Sir:

Enclosed herewith is a certified copy of the Japanese Patent Application No. 2000-361001 filed on November 28, 2000. The enclosed Application is directed to the invention disclosed and claimed in the above-identified application.

Applicants hereby claim the benefit of the filing date of November 28, 2000 of the Japanese Patent Application No. 2000-361001, under provisions of 35 U.S.C. 119 and the International Convention for the protection of Industrial Property.

"Express Mail" mailing label number 945707000

Date of Deposit Now 27, 300

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail

with the United States Postal Service "Express Mail Post Office to Addressee" service under 37 CPR 1 10 on the date indicated above and is addressed to the Commissioner of Patents and Trademarks, Washington, D.C. 20231.

(Typed or printed name of person mailing paper or fee)

(Signature of person mailing paper or fee)

Respectfully submitted,

YOSHIAKI MATSUURA, ET AL.

CANTOR COLBURN LLP Applicants' Attorneys

By: Daniel F. Drexler

Registration No. 47,535

Customer No. 23413

Date:

27 Nov. 2001

Address:

55 Griffin Road South, Bloomfield, CT 06002

Telephone:

860-286-2929

# **Translation of Priority Certificate**



# JAPAN PATENT OFFICE

This is to certify	that the annexed is a	a true copy	of the following	g application as	filed with
this Office.					

Date of Application:

November 28, 2000

**Application Number:** 

Patent Application

No. 2000-361001

Applicant(s):

SANYO ELECTRIC CO., LTD.

**November 9, 2001** 

Commissioner, Japan Patent Office

Kozo Oikawa

Priority Certificate No. 2001-3098915





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年11月28日

出 願 番 号

Application Number:

特願2000-361001

出 願 人
Applicant(s):

三洋電機株式会社

2001年11月 9日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

KHB1000040

【提出日】

平成12年11月28日

【あて先】

特許庁長官殿

【国際特許分類】

G02F 1/136

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

松浦 禎亮

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

瀬川 泰生

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

徳永 雅彦

【特許出願人】

【識別番号】

000001889

【氏名又は名称】 三洋電機株式会社

【代理人】

【識別番号】

100075258

【弁理士】

【氏名又は名称】

吉田 研二

【電話番号】

0422-21-2340

【選任した代理人】

【識別番号】 100081503

【弁理士】

【氏名又は名称】 金山 敏彦

【電話番号】

0422-21-2340

【選任した代理人】

【識別番号】

100096976

【弁理士】

【氏名又は名称】 石田 純

【電話番号】

0422-21-2340

【手数料の表示】

【予納台帳番号】

001753

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

【書類名】 明細書

【発明の名称】 画素暗点化方法

【特許請求の範囲】

【請求項1】 画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御する表示装置における不良画素の暗点化する画素暗点化方法であって、

前記薄膜トランジスタの電極と画素電極とを接続するコンタクトの近傍において、画素電極の一部をレーザにより切断することで、コンタクトと画素電極を切り離し、対応画素を暗点化することを特徴とする画素暗点化方法。

【請求項2】 請求項1に記載の画素暗点化方法において、

さらに、前記コンタクトの近傍の前記薄膜トランジスタの電極をレーザによって切断することで、コンタクトと薄膜トランジスタも切り離すことを特徴とする 画素暗点化方法。

【請求項3】 請求項1または2に記載の画素暗点化方法において、

前記表示装置は、ノーマリブラックタイプの液晶表示装置であることを特徴と する画素暗点化方法。

【請求項4】 請求項1~3のいずれか1つに記載の画素暗点化方法によって暗点化された画素を含む液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御する表示装置における不良画素を暗点化する画素暗点化方法に関する。

[0002]

【従来の技術】

従来より、フラットディスプレイとして、液晶ディスプレイ(LCD)があり、低消費電力、薄型などの利点があるため、各種電気機器の表示装置として広く利用されている。

## [0003]

このLCDとして、マトリクス状に配置した各画素に対応して薄膜トランジスタ (TFT)を設け、この薄膜トランジスタのオンオフで対応画素の表示を制御するアクティブマトリクスタイプのものが多くなってきている。

### [0004]

しかし、このようなアクティブマトリクスタイプのLCDにおいては、製造工程において、薄膜トランジスタに不具合、例えばリーク電流の発生があるとその画素の表示が不能になる。また、補助容量電極と補助容量ラインとの短絡によっても、その画素の表示が不能となる。そこで、1画素単位での不良(点欠陥)が発生する。

### [0005]

このような1 画素単位の不良の場合、その点が暗点(黒)であれば、目立たないが、その点が輝点(白)であると、周囲画素が黒表示であった場合などに非常に目立ってしまうという問題がある。このため、不良画素については、暗点化したいという要求がある。

## [0006]

#### 【発明が解決しようとする課題】

ツイストネマテック(TN)LCDにおいて主流をなす通常のノーマリホワイトモードのLCDでは、動作不良の画素については、液晶に常時オン電圧を印加して、表示を黒にする必要がある。このため、TFTと画素電極との間の接続を切断するとともに、印加電圧を保持する補助容量の両電極を短絡させ、画素電極に常時電圧を印加する。

#### [0007]

一方、ディスプレイの大型化に伴い、表示の広視野角化が要求され、表示の視野角依存性が小さい垂直配向型LCDの開発が進んでいる。この垂直配向型LCDはノーマリブラックモードの表示になる。そこで、このようなノーマリブラックモードのLCDにおいても、点欠陥を適切に修復する必要がある。

# [0008]

本発明は、ノーマリブラックのLCDにおいて、動作不良の画素について効果

的に暗点化する方法を提供することを目的とする。

[0009]

## 【課題を解決するための手段】

本発明は、画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御する表示装置における不良画素の暗点化する画素暗点化方法であって、前記薄膜トランジスタの電極と画素電極とを接続するコンタクトの近傍において、画素電極の一部をレーザにより切断することで、コンタクトと画素電極を切り離し、対応画素を暗点化することを特徴とする。

### [0010]

このように、本発明においては、コンタクトと画素電極を接続する部分をレーザによって切断する。従って、画素電極を確実にオープン状態にすることができ、画素電極に電圧が印加されるのを防止して当該画素を暗点化することができる

# [0011]

さらに、前記コンタクトの近傍の前記薄膜トランジスタの電極をレーザによって切断することで、コンタクトと薄膜トランジスタも切り離すことが好適である。このように、コンタクトの薄膜トランジスタ側も切断し、コンタクトを完全に電気的に隔離することによって、コンタクトを介する画素電極への電圧印加をより確実に防止できる。また、補助容量ラインとの短絡が生じた場合においても補助容量ラインの電圧が薄膜トランジスタを介し、データラインに印加されるのを確実に防止することができる。

#### [0012]

また、前記表示装置は、ノーマリブラックタイプの液晶表示装置であることが 好適である。

### [0013]

また、本発明は、上述の方法によって暗点化された画素を含む液晶表示装置であることを特徴とする。これによって画素電極をオープン状態とした場合に暗点 化が可能である。

### [0014]

# 【発明の実施の形態】

以下、本発明の実施形態について、図面に基づいて説明する。

[0015]

図1は、本発明に係る暗点化を行った画素の構造を説明する平面図である。垂直方向のデータライン10と、水平方向のゲートライン12とが、それぞれ所定間隔をおいて複数配置され、それらに囲まれた領域が1つの画素となっている。データライン10には、画素の上部のデータライン10とゲートライン12の交点近傍において、ゲートライン12に平行して伸びる多結晶シリコン層20の一端が接続されている。多結晶シリコン層20の下には、ゲートライン12から突出形成されたゲート電極22が配置されている。この例では、ゲート電極22は2つ形成されており、多結晶シリコン層20のこれらゲート電極22に対応した位置には不純物がドープされていないチャンネル領域が設けられており、ダブルゲートタイプの薄膜トランジスタ(TFT)24が形成されている。すなわち、この例では、TFT24は、Nチャンネルであり、多結晶シリコン層20のデータライン10側がTFT24のドレイン、反対側がソースとなっている。なお、TFT24はPチャンネルタイプを採用してもよい。なお、図において、TFT24に該当する領域を一点鎖線の四角で示してある。

#### [0016]

TFT24のソースは、コンタクト26を介し、ITO (Indium Tin Oxide) からなる画素電極28に接続されている。画素電極28は、図1の例では、TFT24が形成されている領域を除く、データライン10とゲートライン12で囲まれた画素領域のほぼ全面に渡って形成されている。そして、この画素電極28に電圧を印加することで、画素電極28と対向する共通電極(図においては紙面の手前側)との間に存在する液晶に電圧が印加され、画素毎の表示が制御される

# [0017]

また、多結晶シリコン層20のソースの先は画素領域の一部(図では画素上部 領域)に延び、多結晶シリコン層20と一体で形成された補助容量電極32になっている。補助容量電極32に対向する位置(画素電極28とは反対側である下 層)には補助容量ライン(SCライン)34が配置され、この2つが重なった部分に補助容量36が構成されている。従って、TFT24のソースが補助容量36に接続されることになる。

# [0018]

図2に図1の構成についての等価回路を示す。このように、データライン10には、TFT24を介し、補助容量36および液晶画素30が接続されることになる。また、TFT24のゲートにはゲートライン12が接続されている。なお、補助容量36の他端は所定の電圧が印加された電源ラインに接続されている。

# [0019]

ゲートライン12にHigh(ハイ)レベルの走査信号が印加されると、TFT24がオンし、その際にデータライン10に送出されているデータ信号が補助容量36に充電され、対応した電圧が画素電極28を介して液晶30に印加される。ここで、本実施形態のLCDは垂直配向型LCDであり、液晶は電圧が印加されない状態で、光を透過させず、電圧が印加される状態で光を透過させるノーマリブラック(NB)の液晶である。そこで、液晶画素30に電圧が印加されることで、その点が輝点(白表示)になる。

#### [0020]

図3には、図1におけるA-A、断面が示されている。このように、ガラス基板40上の所定の領域には、ゲート電極22および補助容量ライン(SCライン)34が形成されている。そして、これらがゲート絶縁膜42で覆われ、その上に多結晶シリコン層20が設けられている。この多結晶シリコン層20の上には層間絶縁層44が形成され、さらにその上に上面を平坦化するための平坦化絶縁層46が形成されている。この平坦化絶縁層46と、層間絶縁層44を貫通するようにコンタクトホールを形成し、このコンタクトホールを含む平担化絶縁層46の全面にITO膜を形成して、パターニングすることにより図1に示すような平面形状で、図3のようにコンタクト26を介して対応するTFT24に接続された画素電極28を得る。また、図示しないが画素電極28を含む基板全面には、さらに垂直配向膜が形成される。そして、共通電極と垂直配向膜が形成された対向基板をこのTFTが形成された基板と一定ギャップで貼り合わせ、間隙に液

晶を封入してLCDセル完成体を得る。

# [0021]

そして、本実施形態では、欠陥の発生した画素においてコンタクト26の周囲の多結晶シリコン層20と、画素電極28がレーザによって、切断され、図1に示すような切断エリア50が形成されている。すなわち、コンタクト26は、画素電極28の上端に近い多結晶シリコン層20との接続部分(ゲートライン12に近い部分)に設けられており、コンタクト26の図中の上側を除いた左右および下の三方をコ字状に切断することで、コンタクト26の部分が電気的に他の部分から隔離されている。そして、これによってTFT24と画素電極28および補助容量電極32とが電気的に切断されている。この切断の処理には、YAGレーザが用いられ、LCDの完成体の不良画素について、この処理が行われる。

# [0022]

すなわち、LCDの完成体について、各画素についての表示試験を行う。この 試験において、不良画素が発見された場合には、その画素についてレーザリペア による暗点化の処理を行う。

### [0023]

この例では、多結晶シリコン層 2 0 は、TFT 2 4 の部分がゲートライン 1 2 からのゲート電極 2 2 の突出長に対応する比較的狭い帯状で、補助容量電極 3 2 となる部分で面積が大きく広がる。従って、補助容量電極 3 2 は、TFT 2 4 が存在する左上の長方形の部分が切り取られた全体として L字形状をしている。そして、切り取られた部分の上層部に帯状のTFT 2 4 の部分が位置しており、多結晶シリコン層 2 0 は全体としてコ字状となっている。画素電極 2 8 は、補助容量電極 3 2 と TFT 2 4 の境界部分まで延在しており、ちょうどこの TFT 2 4 の右側の境界部分にコンタクト 2 6 が配置されている。従って、コンタクト 2 6 の図における右および下の二方の画素電極 2 8 および 3 2 を レーザで切断することによって、コンタクト 2 6 と 補助容量電極 3 2 と が切り離される。また、コンタクト 2 6 の図における左側(TFT 2 4 側)の多結晶シリコン層 2 0 を レーザで切断することによって、コンタクト 2 6 と TFT 2 4 が切り離される。

# [0024]

このように、コンタクト26を電気的に完全に切り離すことによって、画素電極28を確実にオープン状態にすることができ、液晶30に電圧を印加する画素電極28に高電圧が印加され欠陥画素が常時白表示になることを確実に防止できる。

#### [0025]

ここで、コンタクト26のTFT24側または画素電極28側のいずれか一方を切断することでも、画素電極28への電圧印加を防止できる。しかし、TFT24側のみの切断の場合、SCライン34と多結晶シリコン層20とのショートなどによる輝点化の場合に効果がない。従って、画素電極28側の切断の方が重要である。また、両方を切断することによって、一方の切断不良においても対応画素を通常暗点化することができ、切断不良による輝点化の確率を十分小さくすることができる。

### [0026]

さらに、本実施形態のLCDのTFTは、裏面露光を利用したセルフアラインにより形成される。すなわち、多結晶シリコン層20上にレジストを堆積した状態で、ガラス基板40側からの裏面露光によって、ゲート電極22の存在しない分のレジストを露光し除去し、レジストが除去された部分に不純物をドープする

#### [0027]

このため、裏面露光によってSCライン34の陰になる部分もゲート電極22 の陰の部分(チャネル部)と同様にレジストが残留する。このため、SCライン34に対向する部分の補助容量電極32には、不純物のドープが行われない。従って、補助容量電極32の電気抵抗は比較的大きくなる。

# [0028]

このため、補助容量36における保持電荷量を十分なものにするため、SCライン34は通常電源電圧に設定される。そこで、SCライン34と多結晶シリコン層20が短絡した場合において、TFT24がオンであれば、電源電圧がデータライン10に印加され、これによってデータライン10に接続される他の画素

の表示に悪影響を及ぼす可能性がある。コンタクト26のTFT24側を切断することで、このような事態の発生を確実に防止することができる。

[0029]

なお、上記例では、TFT24は、直線状に延びた多結晶シリコン層20の下方に、2つのゲート電極22が突出するダブルゲート、ボトムゲート型としたが、TFT24はこの構成に限定されることはなく、シングルゲートタイプでもよいし、多結晶シリコン層20の方をゲートライン12がまたぐトップゲート構成としてもよい。

[0030]

さらに、図4に示すように、画素電極28はTFT24の上方も含め画素領域の全面に設けてもよい。このような構成においては、コンタクト26の下側および左右両側において画素電極28がコンタクト26に接続されている。従って、必ずコンタクト26の下側および左右両側において画素電極28をレーザで切断し切断エリア50を形成する必要がある。また、この切断エリア50においては、多結晶シリコン層20も切断する。

[0031]

また、TFTタイプのLCDには、反射型など各種のタイプがあるが、いずれにしる、画素電極28とTFT24がコンタクト26を介し接続される。このため、いずれのタイプのLCDにおいても、ノーマリブラック型であれば、本実施形態におけるコンタクト26を隔離する方法により効果的な暗点化が行える。

[0032]

さらに、LCDでなく、有機EL(エレクトロルミネッセンス)などのELディスプレイにおいても、本実施形態の構成を採用できる。この場合、EL素子の陽極(または陰極)がコンタクトを介し、表示制御用のTFTに接続されている。従って、この陽極(または陰極)とTFTを接続するにコンタクトを電気的に隔離することによって、ダイオード構成のELの陽極陰極間への電圧印加を禁止して、その画素の暗点化を図ることができる。

[0033]

【発明の効果】

以上説明したように、本発明においては、コンタクトと画素電極を接続する部分をレーザによって切断する。従って、画素電極を確実にオープン状態にすることができ、画素電極に電圧が印加するのを防止して当該画素を暗点化することができる。


## 【図面の簡単な説明】

- 【図1】 実施形態の構成を示す平面図である。
- 【図2】 等価回路を示す図である。
- 【図3】 図1におけるA-A'断面図である。
- 【図4】 他の実施形態の構成を示す平面図である。


# 【符号の説明】

10 データライン、12 ゲートライン、20 多結晶シリコン層、22 ゲート電極、24 薄膜トランジスタ(TFT)、26 コンタクト、28 画素電極、30 液晶、32 補助容量電極、34 補助容量ライン(SCライン)36 補助容量、40 ガラス基板、42 ゲート絶縁膜、44 層間絶縁層、46 平担化絶縁層、50 切断エリア。


【書類名】図面【図1】




【図2】



【図3】



【図4】



【書類名】

要約書

【要約】

【課題】 不良画素の暗点化を確実に行う。

【解決手段】 多結晶シリコン層20と画素電極28との接続を行うコンタクト26の周囲をレーザで切断し切断エリア50を形成する。この切断エリア50によって、コンタクト26周辺の多結晶シリコン層20も切断する。これによって、TFT24と画素電極28および補助容量電極32が切り離され、確実に暗点化が行える。

【選択図】

図 1

# 出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏、名

三洋電機株式会社